

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-028841

(43)Date of publication of application : 04.02.1994

(51)Int.Cl.

G11C 11/00
// H01L 29/788
H01L 29/792

(21)Application number : 04-180927

(71)Applicant : YANO MAKOTO

(22)Date of filing : 08.07.1992


(72)Inventor : YANO MAKOTO

(54) STORAGE ELEMENT USING CHEMICAL REACTION

(57)Abstract:

PURPOSE: To attain a recording by providing an electrolyte layer between a pair of electrodes while being in contact with those electrodes, thereby using a chemical reaction.

CONSTITUTION: An insulating film 3 and an electrolyte later 4 are present between a bit line 1 and a word line 2. Electrodes 1 and 2 are in contact with the electrolyte layer 4 and the isolating film prevents the contact between electrodes 1, 2 at a place except the element. A deposition metal layer 5 generated by an electrolysis is present between the electrode 2 and the electrolyte layer 4. This deposition is dissolved in the layer 4, or moved to the electrode 1 by a reverse current. The presence or absence of the metal corresponds to '0' and '1', and the content is read by the presence or absence of a conduction. Thus, a storage device whose constitution is simple, and whose integration is high can be obtained, and the storage content can be maintained even when a power source is turned off. Also, the content is stable to the magnetism, so that a reading can be attained at a high speed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-28841

(43)公開日 平成6年(1994)2月4日

(51)Int.Cl.⁵

識別記号

庁内整理番号

F I

技術表示箇所

G 1 1 C 11/00

6741-5L

// H 0 1 L 29/788

29/792

H 0 1 L 29/ 78

3 7 1

審査請求 未請求 請求項の数2(全 6 頁)

(21)出願番号 特願平4-180927

(22)出願日 平成4年(1992)7月8日

(71)出願人 392018643

矢野 誠

岡山県倉敷市浜ノ茶屋1丁目2-40

(72)発明者 矢野 誠

岡山県倉敷市浜ノ茶屋1丁目2-40


(74)代理人 弁理士 森 廣三郎

(54)【発明の名称】 化学反応を利用した記憶素子

(57)【要約】

【目的】 電子計算機、ワードプロセッサ、ゲームカートリッジ等に用いられる不揮発性でかつ書き直しの可能な記憶素子を得ることを目的とする。

【構成】 一対の電極及びその間にありかつ双方の電極と接している電解質層よりなり、電気的性質の変化を伴う電気化学反応によって記録を行うことを特徴とする化学反応を利用した記憶素子である。



【特許請求の範囲】

【請求項1】 一対の電極及びその間にありかつ双方の電極と接している電解質層よりなり、電気的性質の変化を伴う電気化学反応によって記録を行うことを特徴とする化学反応を利用した記憶素子。

【請求項2】 電気化学的反応が半導体電極への金属の析出で、電気的性質の変化が電気電導度の変化であることを特徴とする請求項1記載の化学反応を利用した記憶素子。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、電子計算機、ワードプロセッサ、ゲームカートリッジ等に用いられる不揮発性でかつ書き直しの可能な記憶素子に関するものである。

【0002】

【従来の技術】従来、コンピュータの記憶素子として、磁気テープ、磁気ディスク、コンパクトディスク、光ディスク等様々なものが利用されてきたが、半導体を利用したものとしてはROM(Read only memory)、RAM(Random access memory)などがある。これらのメモリーは動作が速く、また小型化が可能のため幅広く使用されているが、コンピュータの高性能化に伴い、その集積度の向上が強く要求されている。この為には加工サイズの極小化が必要であり、X線や電子線による加工や縮小投影等の技術の進歩により、加工精度はミクロンよりサブミクロンのオーダーまで小さくなり、数十メガビットといったメモリーも試作され、販売されるようになった。

【0003】しかしながら、このような微細化による構造単位の縮小も、記憶素子が一定のキャパシタンスを持つ必要があるため、限界に近づいている。これらの素子はMOS-FETが基本構造になっているが、このような構造にとらわれず集積化、微細化を計る方法としてバイオチップ等が提案されているものの、まだ検討の域を出ていない(例えば「化学技術者のための超LSI技術入門」化学工学協会編、培風館(1989))。

【0004】

【発明が解決しようとする課題】MOS-FETによる記憶素子は高速性、サイズ、操作性などのバランスに優れ、幅広い分野にわたって使用されているが、上述のようにその性能は限界に近づいている。また、RAMは書き換えは容易であるが、電源を切ると記憶内容が消失し、またROMは記憶内容の消失はないが、書き換えができなかったり、できても、内容を一度に消去してからでないと可能でないものが多い。更に、完全に書き換える可能なものは、回路が複雑になりサイズが大きくなるなどの問題があった。

【0005】本発明は、MOS-FETを用いた記憶素子の持つこれらの欠点を無くし、小さなサイズの簡単な構造を持ち、しかも書き換え可能な記憶素子を提供する

ことにある。

【0006】

【課題を解決するための手段】本発明の記憶素子の特徴は、素子の化学的な変化により記憶を行なうことである。この化学変化は電流により引き起こされる電気化学的变化であり、例えば、金属の析出や溶解、電解酸化または還元による膜の科学的変化、電解質中の溶質の電気分解による電解質濃度の変化などがあげられる。

【0007】これらの化学変化は逆に電極や電解質またはこれらの界面の電導性や界面電圧などの電気的性質の変化を招き、これらを測定することにより記録の読み出しを行なうことができる。

【0008】一対の電極は金属、半導体などでできており、その中で一方の電極は金属、他方の電極は半導体が好ましい。金属電極としては金、銀、銅、アルミニウム、白金などが使用できるが、常温での安定性やイオン化のし易さなどより、銀、銅が好ましい。また、半導体電極としてはシリコン、ガリウム砒素、ゲルマニウムなどをあげることができる。もちろん、この金属-半導体の組合せのほかにも半導体-半導体の組合せや、金属-金属の組合せも考えられる。後者はたとえばアルミニウムのように電解により絶縁性の被膜ができるものを組み合わせることにより、絶縁膜の有無による導電性の変化を利用して記録の読み出しを行なうことができる。

【0009】電解質は、素子の安定性のために流動性のない状態となっている。このような電解質としては、たとえば、i)ポリチオフェンやポリピロールのような電解重合により生成するポリマー、ii)ポリオキシエチレン等の高分子のマトリックス中に低分子塩を分散させた系、iii)ヨウ化銀-ほう酸銀系ガラスのような超イオン電導材料などが挙げられる。

【0010】上記i)の電解質ポリマーとしてはポリチオフェン、ポリピロールのほか、ポリ3-アルキルチオフェン、ポリパラフェニレン、ポリアセチレン、ポリベンゾチオフェン、ポリフェニレンビニレン、ポリオキサジアゾール等、及びこれらの共重合体などが挙げられる。

【0011】ii)のポリマーマトリックスとしては、ポリオキシエチレンの他にポリプロピレングリコール等のポリアルキレングリコール、ポリエチレンイミン、ポリエチレンスルフィド、ポリプロピレンスルフィド、ポリテトラメチレンスルフィド及びこれらのモノマー同士の共重合体やこれらの他のモノマーとの共重合体などが挙げられる。

【0012】更に、iii)の超イオン電導性材料としては、 $AgI-Ag_2O-B_2O_3$ 、 $AgI-Ag_4P_2O_7$ 、 $AgBr-Ag_2O-B_2O_3$ 、 $AgCl-Ag_2O-B_2O_3$ 、 $RbAg_4I_5$ 系のガラスなどを挙げるができる。

【0013】これらのいずれの場合にも、電解質中のイオンは、電極での電気化学反応に関与するイオンを含ん

3

でいなければならない。たとえば金属析出の場合であれば、析出する金属イオン、絶縁膜形成の酸化反応であれば、 OH^- 、 ClO_2^- のような酸素を含むイオンである。上記の電解質のうちi)の電解質ポリマーは電極反応を使用するために作製が容易である。ii)のポリマーマトリックスの場合は比較的自由にイオンが選べる利点がある。また、iii)の超イオン電導性ガラスは安定性、信頼性において優れている。

【0014】基板としては、シリコン、セラミックなど通常の半導体に用いられている様々なものを用いることができる。

【0015】本発明の記憶素子に用いる絶縁膜としては、酸化珪素、窒化珪素などの無機膜が絶縁性や作製の容易さの点で好ましいが、これらの他にポリイミド膜等の有機膜を用いることができる。この絶縁膜は必須のものではなく、電解質層を十分大きくとり、電極間の接触を防ぐことにより絶縁膜をなくすることができる。

【0016】

【作用】本発明の記憶素子は基本的に一对の電極とその間に存在する電解質層で構成されるため複雑なパターンを必要とせず、従来の素子に比べ一層の微細化が可能である。

【0017】このように、記憶素子を複合化、微小化することにより、電極、電解質共に微小化され、わずかの電流で記憶の読み出しに必要な化学変化を引き起こすことができるようになり、書き込み時間を短縮することが可能となる。またこれらの化学変化は、逆の電流を流すことにより元に戻る可逆性の反応が多く、このためこれらの素子は記憶内容を書き換えることが可能となる。

【0018】また、このような記憶は化学的变化によってなされるため電源を切っても内容は消えず、電極の酸化防止などの適切な処置を取れば半永久的に保存することが可能である。

【0019】これらの素子の欠点としては、書き込み時間がかること、読み出しの際の電流により記憶内容の変質の恐れのあること、他の素子を迂回して電流が流れる可能性があること、等が挙げられる。しかし、これらのうちについては前述の如く、素子の微細化により改善されるし、また書き込みに少々の時間を要しても、読み出しのほうは化学変化が無視できるほどの微小電流のほう好ましいので、高速の読み出しが可能であり、このような特性を生かして帳簿や辞典のような書き換えの頻度が少ないが、読み出しの頻度の多い用途に適している。

【0020】については書き込み電流と読み出し電流の比を小さくすることによって確率を小さくすることはできるが、長時間の使用では万全ではない。これは読み出しの後、それと同じ大きさの逆の電流を流すことにより防止できるようになる。また、の迂回電流については、電極の片方にダイオードを入れ逆の電流を遮断する

4

ことにより無くすることができる。

【0021】先に述べたように、この素子に利用できる反応は様々であり、これらのいずれれもが利用可能であるが、これらのなかで半導体電極への金属の析出反応がもっとも適している。それはごく微量の金属析出によりその電導性が大きく変化するだけでなく、金属の析出しない状態でも一方向への電導性は確保されているため、金属析出反応を無理なく行うことが可能で、したがって書き込み、読み出しを容易に安定して行なうことができるためである。

【0022】以下実施例はこの反応にしたがって記述するが、本発明は必ずしもこれに限定されるものではなく、前述のような他の様々な反応を利用しても同様の目的が達せられることは言うまでもない。

【0023】

【実施例】図1及び図2に記憶素子の典型的な構造を示す。図中電極1はビット線、電極2はワード線であり、両者の間には絶縁膜3と電解質層4が存在している。そして、電極1と電極2はそれぞれ電解質層4と接している。絶縁膜3はこの素子以外のところで両電極の接触を防ぐためのものであり、電極2は基板6に取り付けられている。電極2と電解質層4の間には電解により生成した析出金属層5があり、この析出金属層5は逆の電流を流すことにより電解質層4中に溶解するか、電極1側に移動する。この金属の有無が、0または1に対応し、両電極間の導通の有無でその内容を読み取ることができる。

【0024】もちろんデバイスとしてはこれらの素子のほかに、様々なI/Oセレクト、ローデューダ、クロックジェネレータ、カラムデューダ等があることは通常の半導体メモリーと同じであり、これらの基本的構成例は、I/Oセレクト、センスアップ、ローデューダ、カラムデューダ、クロックジェネレータと本発明の記憶素子集合体の組合せのようなものである。

【0025】図3と図4に示した記憶素子は、個々の電解質層4を相互に接触しない程度に大きくして、図1、2に示す絶縁膜3を省略したものである。この場合は、電解質層4の厚みによって両電極1、2間に空間ができて相互の絶縁性を確保することになる。

【0026】次にこれらの素子の作製法の例を述べる。もちろん、これらは一例であり、本発明は以下の記載に限定されるものではない。

【0027】図5及び図6は作製の手順を示すものであり、図5は図1のA-A断面で、図6は図1のB-Bにおける断面である。これらの図のi)の如く、基板6上に一方の電極2を形成する。この形成の手順は蒸着、スパッタリングやCVDによる形成でも構わないし、また基板6に半導体を用いる場合にはフォトリソグラフィによりパシベーション膜を形成した後にドーパ剤を拡散するか、もしくは直接イオン打ちこみによって電極を形成

してもよい。

【0028】次に、ii)の如く全体に絶縁膜3を形成し、素子の部分に穴を開ける。もちろんこの工程を省くことができることは前にも述べた通りである。絶縁膜3の形成はCVD、スパッタリングによってもよいし、熱酸化や湿式酸化などの酸化反応によってもよい。また有機膜の場合、塗布や塗布後光重合や架橋により形成することができる。そしてこの穴の部分全体を覆うように、iii)の如く電解質層4を形成する。これにはスパッタリングや溶液物を均一に塗布した後にフォトリソグラフィによりエッチングして形成する方法、もしくは二重結合など重合性の基を有するポリエーテルをイオン電解質を含んだ状態で塗布し、光や電子線等により架橋した後、未架橋部分を溶剤で洗い落とす方法等により可能である。また、電解重合によっても形成することができる。この場合は重合物は電極の回りに析出するので、フォトリソグラフィなどを用いることなしにパターンニングが可能である利点を有する。

【0029】そして最後にこの電解質層4をつなぐようにして、iv)の如く電極1を形成することにより素子は完成する。電極1の形成は通常、蒸着もしくはスパッタリングにより行われる。このほか、図1に示される析出金属層5を予め蒸着などにより形成しておくこともできる。この場合は、電気化学反応にて金属層を溶解することにより電気特性の変化が起こる。

【0030】以上に述べた方法で素子を製造する際、本工程前、工程中もしくは本工程後のいずれの段階にでも適当な時期に、これらの素子を作動させるためのクロック、セレクト、カラムデューダ等の付属回路を作成することができる。これらは一般的には図5又は図6に示したii)の絶縁膜形成工程の前に行われる。

【0031】こうして出来たチップは他の素子と同様にしてダイシング、ボンディング、パッケージングを行って組み立てられる。これらについては、通常の半導体と同様に従来の技術をもって行うことが可能である。ただし、電解質の耐熱性の低い場合はパッケージングに用いる樹脂に流動性の高いものを用いて低温で硬化させる必要がある。

【0032】次に、このようにして作製されたチップの使用例として、電極2がpドープされたシリコン電極、電解質層4の電解質が硝酸銀を含む架橋ポリエーテル、電極1が銀電極の場合について述べる。このような素子において、電極1と電極2間の電圧 V_{12} とその間に流れる電流 I_{12} の関係は図7の実線のようにになる。すなわち、電極1の方に正の電圧を加えると電流が流れ、金属イオン(Ag^+)が電極2で Ag となって析出してくる。しかし、電極2の方に正の電圧がかかっても電流はほとんど流れない。そして僅かに流れた場合でも、電極2の表面に酸化珪素の膜が生成するため電流は時間と共に流れなくなる。ところが、この状態で V_{12} に正の電圧をか

け電流を流すと電極2の表面には金属銀が析出し、電圧-電流の関係は点線のようにになる。この状態で電極2に正の電圧を加えると電流が流れる。従って電極2に正の電圧を加えて電流をチェックすることにより、記憶の内容を取り出すことができる。いったん析出した金属銀は逆の電流、すなわち電極1より電極2へ電流を流すことにより電解質中に溶解し、さらには電極1の表面に析出する。すべての銀が電極2の表面より溶解すると、電圧-電流の関係は図7の実線のように戻る。従って、この素子は記憶の内容を書き込むことも消去することも可能である。しかしながら、内容を読むとき、電極2より電極1へ電流が流れるため、微量であっても電極2の表面の銀は少しずつ溶解する。溶解が度重なれば、電極2の表面の記憶内容が消えてしまうことになるので、これを避けるためには読み出しを行った後、逆の電流を流して状態を元に戻しておけばよい。こうすれば、記憶の内容を半永久的に保存することができる。

【0033】図7のように、電気的特性が変化するのに十分な、すなわち書き込みに必要な電流量は、電極1の面積に比例する。従って、この素子は集積度が増し、電極表面が小さくなるほど有利となる。書き込み電流量は読み出しの電流量より大きい必要があり、少なくとも読み出し電流量の2倍、通常は10倍以上取ることが動作の正確性を確保するために望ましい。読み出しに要する電流量は、書き込みのときほど大きく取る必要はなく、このためこの素子は書き込みに比べて読み出しが頻繁な用途に適している。

【0034】また、多くの素子が格子状に配置されている場合、もし、その素子がONの状態になっていなくとも、他の素子を迂回して電流が流れることがある。例えば、図8(a)において、 P_{11} がOFFの状態になっていても他の素子がONの状態になっていれば、 b_1 と a_1 の間に電圧を加えたとき $b_1 \Rightarrow P_{21} \Rightarrow a_2 \Rightarrow P_{22} \Rightarrow b_2 \Rightarrow P_{12} \Rightarrow a_1$ の順に電流が流れ、ONの状態と区別がつかなくなる。これを防ぐためには、図9の如く電極2の面にpnの接合を作ってツェナーダイオードを形成し、図8(b)のようにすればよい。図9はダイオードのある記憶素子の一例であり、ここで半導体層7は半導体電極2と反対の極性を有するもので、ここではp型半導体を示す。このダイオードは書き込みの場合に流れる電流が消去のときと逆であるので、ある一定の値以上では逆方向にも電流が流れるツェナーダイオードにする必要がある。もちろん、電極2の電極面を多層構造にして、電極とダイオードを分離しても構わないし、また電極1の方にダイオードを形成させても構わない。

【0035】実際に 2×2 の計4個の電極2の面が $100 \mu \times 100 \mu$ の断面積を持つ図1の如き記憶素子集合体を作製し、各記憶素子に $5 \mu A \cdot sec$ の電流を通じ銀を析出させたとき、明らかに各素子間の抵抗値変化を区別することができた。

【0036】

【発明の効果】本発明の記憶素子は、構造が簡単で、集積度の高い記憶装置を提供できるのみでなく、電源を切断してもその記憶内容を保持できる。また、その記憶内容は磁気に対して安定であり、高速での読み出しが可能である。

【図面の簡単な説明】

【図1】記憶素子の一例を示す部分拡大平面図である。

【図2】図1のA-A断面図である。


【図3】記憶素子の他の例を示す部分拡大平面図である。

【図4】図3中B-B断面図である。


【図5】記憶素子の作製の一例を示す図1 A-A断面図であり、i)～iv)はその順序を示す。

【図6】記憶素子の作製の一例を示す図1 B-B断面図であり、i)～iv)はその順序を示す。


【図1】




【図3】




【図2】



【図4】



【図9】



【図7】記憶素子において金属が析出している場合(点線)及び析出していない場合(実線)の電圧-電流特性を示すグラフである。


【図8】記憶素子のダイオードのない場合(a)と、ある場合(b)の回路図である。

【図9】ダイオードのある本発明の一例を示す断面図である。


【符号の説明】

- 1 電極
- 2 電極
- 3 絶縁膜
- 4 電解質層
- 5 析出金属層
- 6 基板
- 7 半導体層


【図5】



【図6】



【図7】



【図8】

